(Elektronske komponente) 5V927PGGI8

Kratki opis:

Detalji o proizvodu

Oznake proizvoda

Atributi proizvoda

TYPE	OPIS
Kategorija	Integrisana kola (IC) Sat/Tajming Generatori takta, PLL, sintisajzeri frekvencije
Proiz	Renesas Electronics America Inc
Serije	-
Paket	traka i kolut (TR)
Status proizvoda	Zastarelo
Tip	Clock Generator
PLL	Da sa Bypass
Unos	LVTTL, Crystal
Izlaz	LVTTL
Broj kola	1
Omjer – Ulaz:Izlaz	2:4
Diferencijal – Ulaz:Izlaz	Ne ne
Frekvencija – Maks	160MHz
Razdjelnik/Množitelj	Da ne
Napon – napajanje	3V ~ 3.6V
Radna temperatura	-40°C ~ 85°C
Vrsta montaže	Surface Mount
Paket / Case	16-TSSOP (0,173″, širina 4,40 mm)
Paket uređaja dobavljača	16-TSSOP
Osnovni broj proizvoda	IDT5V927

Dokumenti i mediji

VRSTA RESURSA	VEZA
Datasheets	IDT5V927
PCN zastarelost/EOL	Revizija 23/dec/2013 Više uređaja 28.10.2013
HTML list sa podacima	IDT5V927

Klasifikacije okoliša i izvoza

ATTRIBUTE	OPIS
Nivo osjetljivosti na vlagu (MSL)	1 (neograničeno)
REACH status	REACH nije pogođen
ECCN	EAR99
HTSUS	8542.39.0001

Dodatni resursi

ATTRIBUTE	OPIS
Druga imena	5V927PGGI8
Standard Package	4,000

Detalji o proizvodu
24-BITNI DIGITALNI SIGNALNI PROCESOR

Motorola DSP56307, član porodice DSP56300 programabilnih digitalnih signalnih procesora (DSP), podržava aplikacije bežične infrastrukture sa opštim operacijama filtriranja.Koprocesor poboljšanog filtera na čipu (EFCOP) obrađuje algoritme filtera paralelno sa radom jezgre, čime se povećava ukupna performansa i efikasnost DSP-a.Kao i ostali članovi porodice, DSP56307 koristi motor visokih performansi sa jednim taktom-ciklusom po instrukciji (kod-kompatibilan sa popularnom porodicom jezgara Motorola DSP56000), pomerač bačve, 24-bitno adresiranje, keš instrukcija i kontroler za direktni pristup memoriji, kao na slici 1. DSP56307 nudi performanse od 100 miliona instrukcija (MIPS) u sekundi koristeći interni takt od 100 MHz sa jezgrom od 2,5 volta i nezavisnom ulazno/izlaznom snagom od 3,3 volta.

Pregled
Koristeći ASMBL (Advanced Silicon Modular Block) arhitekturu zasnovanu na kolonama druge generacije, XC5VLX330T-3FFG1738I sadrži pet različitih platformi (podfamilija), najveći izbor u ponudi bilo koje porodice FPGA.Svaka platforma sadrži drugačiji omjer funkcija kako bi se zadovoljile potrebe širokog spektra naprednih logičkih dizajna.Pored najnaprednije logičke strukture visokih performansi, XC5VLX330T-3FFG1738I FPGA sadrže mnogo blokova na nivou hard-IP sistema, uključujući moćne 36-Kbit blok RAM/FIFO, drugu generaciju 25 x 18 DSP rezova, Select IO tehnologiju sa ugrađenim u digitalno kontrolisanoj impedansi, izvorno sinkroni blokovi interfejsa Chip Sync, funkcionalnost monitora sistema,

KARAKTERISTIKE
DSP56300 jezgro visokih performansi
● 100 miliona instrukcija u sekundi (MIPS) sa taktom od 100 MHz na 2,5 V jezgri i 3,3 VI/O
● Kod objekta kompatibilan sa jezgrom DSP56000
● Veoma paralelan skup instrukcija
● Data aritmetičko-logička jedinica (ALU)
- Potpuno cevovodni 24 x 24-bitni paralelni množitelj-akumulator
- 56-bitni paralelni pomak (brzi pomak i normalizacija; generiranje bitova i raščlanjivanje)
- Uslovna ALU uputstva
- 24-bitna ili 16-bitna aritmetička podrška pod kontrolom softvera
● Programska kontrolna jedinica (PCU)
- Podrška kod nezavisnog od položaja (PIC).
- Načini adresiranja optimizirani za DSP aplikacije (uključujući trenutne pomake)
- Kontroler keša instrukcija na čipu
- Hardverski stog koji se može proširiti memorijom na čipu
- Ugniježđene hardverske DO petlje
- Brzi automatski povratni prekidi
● Direktan pristup memoriji (DMA)
- Šest DMA kanala koji podržavaju interne i eksterne pristupe
- Jedno-, dvo- i trodimenzionalni transferi (uključujući kružno puferovanje)
- Prekidi prijenosa na kraju bloka
- Okidanje sa prekidnih linija i svih perifernih uređaja
● Petlja s faznom blokadom (PLL)
- Omogućava promjenu faktora podjele niske snage (DF) bez gubitka zaključavanja
- Izlazni sat sa eliminacijom iskrivljenosti
● Podrška za otklanjanje grešaka u hardveru
- Modul emulacije na čipu (na CE).
- Zajednički test akciona grupa (JTAG) test pristupni port (TAP)
- Režim praćenja adrese odražava interni programski pristup RAM-u na eksternom portu