Elektroničke komponente XCVU13P-2FLGA2577I Ic čipovi integrirani krugovi IC FPGA 448 I/O 2577FCBGA
Atributi proizvoda
TYPE | OPIS |
Kategorija | Integrisana kola (IC) |
Proiz | AMD Xilinx |
Serije | Virtex® UltraScale+™ |
Paket | Tray |
Standard Package | 1 |
Status proizvoda | Aktivan |
Broj LAB-ova/CLB-ova | 216000 |
Broj logičkih elemenata/ćelija | 3780000 |
Ukupan broj RAM bitova | 514867200 |
Broj I/O | 448 |
Napon – napajanje | 0,825V ~ 0,876V |
Vrsta montaže | Surface Mount |
Radna temperatura | -40°C ~ 100°C (TJ) |
Paket / Case | 2577-BBGA, FCBGA |
Paket uređaja dobavljača | 2577-FCBGA (52,5×52,5) |
Osnovni broj proizvoda | XCVU13 |
Sigurnosni uređaji nastavljaju da se razvijaju
Sljedeća generacija implementacija mrežne sigurnosti nastavlja da se razvija i prolazi kroz arhitektonski pomak sa backup na inline implementacije.S početkom implementacije 5G i eksponencijalnim povećanjem broja povezanih uređaja, postoji hitna potreba da organizacije ponovo posjete i modificiraju arhitekturu koja se koristi za implementacije sigurnosti.Zahtjevi 5G protoka i kašnjenja transformiraju pristupne mreže, dok istovremeno zahtijevaju dodatnu sigurnost.Ova evolucija pokreće sljedeće promjene u mrežnoj sigurnosti.
1. veći L2 (MACSec) i L3 sigurnosni protok.
2. potreba za analizom zasnovanom na politikama na rubnoj/pristupnoj strani
3. sigurnost zasnovana na aplikaciji koja zahtijeva veću propusnost i povezanost.
4. korištenje AI i mašinskog učenja za prediktivnu analitiku i identifikaciju zlonamjernog softvera
5. implementacija novih kriptografskih algoritama koji pokreću razvoj post-kvantne kriptografije (QPC).
Uz gore navedene zahtjeve, sve se više usvajaju mrežne tehnologije kao što su SD-WAN i 5G-UPF, što zahtijeva implementaciju mrežnog rezanja, više VPN kanala i dublju klasifikaciju paketa.U trenutnoj generaciji implementacija mrežne sigurnosti, većina sigurnosti aplikacija se upravlja pomoću softvera koji radi na CPU-u.Dok su performanse CPU-a porasle u smislu broja jezgara i procesorske snage, sve veći zahtjevi za propusnošću još uvijek se ne mogu riješiti čistom softverskom implementacijom.
Sigurnosni zahtjevi aplikacija zasnovani na politikama se stalno mijenjaju, tako da većina dostupnih gotovih rješenja može upravljati samo fiksnim skupom zaglavlja prometa i protokola za šifriranje.Zbog ovih ograničenja softvera i fiksnih implementacija zasnovanih na ASIC-u, programabilni i fleksibilni hardver pruža savršeno rješenje za implementaciju sigurnosti aplikacija zasnovane na politikama i rješava izazove kašnjenja drugih programabilnih NPU baziranih arhitektura.
Fleksibilni SoC ima potpuno ojačano mrežno sučelje, kriptografsku IP adresu i programabilnu logiku i memoriju za implementaciju miliona pravila politike kroz obradu aplikacija sa stanjem kao što su TLS i tražilice regularnih izraza.
Adaptivni uređaji su idealan izbor
Korištenje Xilinx uređaja u sigurnosnim uređajima sljedeće generacije ne rješava samo probleme s propusnošću i kašnjenjem, već i druge prednosti uključuju omogućavanje novih tehnologija kao što su modeli strojnog učenja, Secure Access Service Edge (SASE) i post-kvantna enkripcija.
Xilinx uređaji pružaju idealnu platformu za hardversko ubrzanje za ove tehnologije, jer zahtjevi za performansama ne mogu biti ispunjeni samo softverskim implementacijama.Xilinx kontinuirano razvija i nadograđuje IP, alate, softver i referentne dizajne za postojeća i mrežna sigurnosna rješenja sljedeće generacije.
Osim toga, Xilinx uređaji nude vodeću memorijsku arhitekturu u industriji sa mekim IP pretraživanjem klasifikacije toka, što ih čini najboljim izborom za mrežnu sigurnost i aplikacije vatrozida.
Korištenje FPGA kao procesora prometa za sigurnost mreže
Saobraćaj do i od sigurnosnih uređaja (firewall) je šifriran na više nivoa, a L2 enkripcija/dešifriranje (MACSec) se obrađuje na mrežnim čvorovima sloja veze (L2) (prekidači i ruteri).Obrada izvan L2 (MAC sloja) obično uključuje dublje raščlanjivanje, L3 dešifriranje tunela (IPSec) i šifrirani SSL promet s TCP/UDP prometom.Obrada paketa uključuje raščlanjivanje i klasifikaciju dolaznih paketa i obradu velikih količina saobraćaja (1-20M) sa velikom propusnošću (25-400Gb/s).
Zbog velikog broja potrebnih računarskih resursa (jezgri), NPU-ovi se mogu koristiti za relativno veću brzinu obrade paketa, ali nisko kašnjenje, skalabilna obrada prometa visokih performansi nije moguća jer se promet obrađuje korištenjem MIPS/RISC jezgara i zakazivanjem takvih jezgara na osnovu njihove dostupnosti je teško.Upotreba sigurnosnih uređaja zasnovanih na FPGA može efikasno eliminisati ova ograničenja CPU i NPU baziranih arhitektura.