order_bg

proizvodi

Logic & Flip Flops-SN74LVC74APWR

Kratki opis:

SNx4LVC74A uređaji integriraju dvije japanke tipa D sa pozitivnim ivicama u jednom praktičnom
uređaj.
SN54LVC74A je dizajniran za 2,7-V do 3,6-V VCC rad, a SN74LVC74A je dizajniran za
1,65-V do 3,6-V VCC rad.Nizak nivo na unapred podešenim (PRE) ili čistim (CLR) ulazima postavlja ili resetuje izlaze, bez obzira na nivoe drugih ulaza.Kada su PRE i CLR neaktivni (visoki), podaci na ulazu podataka (D) koji ispunjavaju zahtjeve vremena postavljanja se prenose na izlaze na pozitivnoj ivici impulsa takta.Okidanje takta se dešava na nivou napona i nije direktno povezano sa vremenom porasta impulsa takta.Nakon intervala zadržavanja, podaci na D ulazu se mogu mijenjati bez uticaja na nivoe na izlazima.Podaci I/O i kontrolni ulazi su tolerantni na prenapon.Ova karakteristika omogućava upotrebu ovih uređaja za prevođenje na niže u okruženju mješovitog napona.


Detalji o proizvodu

Oznake proizvoda

Atributi proizvoda

TYPE OPIS
Kategorija Integrisana kola (IC)

Logika

Papuče

Proiz Texas Instruments
Serije 74LVC
Paket traka i kolut (TR)

Rezana traka (CT)

Digi-Reel®

Status proizvoda Aktivan
Funkcija Podesite (Preset) i resetujte
Tip D-Type
Output Type Komplementarno
Broj elemenata 2
Broj bitova po elementu 1
Frekvencija sata 150 MHz
Maks. kašnjenje širenja @ V, Maks. CL 5.2ns @ 3.3V, 50pF
Tip okidača Positive Edge
Struja - Izlaz visoka, niska 24mA, 24mA
Napon - napajanje 1.65V ~ 3.6V
struja - mirna (Iq) 10 µA
Ulazni kapacitet 5 pF
Radna temperatura -40°C ~ 125°C (TA)
Vrsta montaže Surface Mount
Paket uređaja dobavljača 14-TSSOP
Paket / Case 14-TSSOP (0,173", 4,40 mm širine)
Osnovni broj proizvoda 74LVC74


Dokumenti i mediji

VRSTA RESURSA VEZA
Datasheets SN54LVC74A, SN74LVC74A
Istaknuti proizvod Analog Solutions

Logic Solutions

PCN Packaging Reel 10/Jul/2018

Kolutovi 19.04.2018

HTML list sa podacima SN54LVC74A, SN74LVC74A
EDA modeli SN74LVC74APWR od SnapEDA

SN74LVC74APWR od Ultra Librarian

Klasifikacije okoliša i izvoza

ATTRIBUTE OPIS
RoHS status ROHS3 Compliant
Nivo osjetljivosti na vlagu (MSL) 1 (neograničeno)
REACH status REACH nije pogođen
ECCN EAR99
HTSUS 8542.39.0001

Flip-flop i brava

JapankeiLatchsu uobičajeni digitalni elektronički uređaji sa dva stabilna stanja koja se mogu koristiti za pohranjivanje informacija, a jedan flip-flop ili brava može pohraniti 1 bit informacije.

Flip-Flop (skraćeno FF), također poznat kao bistabilna kapija, također poznat kao bistabilni flip-flop, je digitalno logičko kolo koje može raditi u dva stanja.Japanci ostaju u svom stanju sve dok ne prime ulazni impuls, poznat i kao okidač.Kada se primi ulazni impuls, izlaz flip-flopa mijenja stanje prema pravilima i zatim ostaje u tom stanju dok se ne primi drugi okidač.

Latch, osjetljiv na nivo impulsa, mijenja stanje ispod nivoa taktnog impulsa, latch je jedinica za skladištenje koja se pokreće nivoom, a djelovanje pohrane podataka ovisi o vrijednosti nivoa ulaznog signala, samo kada je zasun u omogućeno stanje, izlaz će se mijenjati s unosom podataka.Latch se razlikuje od flip-flopa, to nije latching podatak, signal na izlazu se mijenja sa ulaznim signalom, baš kao što signal prolazi kroz bafer;jednom kada signal zasuna djeluje kao zasun, podaci se zaključavaju i ulazni signal ne radi.Zasun se još naziva i prozirna brava, što znači da je izlaz transparentan za ulaz kada nije zaključan.

Razlika između brave i japanke
Latch i flip-flop su binarni uređaji za skladištenje sa memorijskom funkcijom, koji su jedan od osnovnih uređaja za sastavljanje različitih vremenskih logičkih kola.Razlika je: latch je povezan sa svim svojim ulaznim signalima, kada se ulazni signal promijeni, latch se mijenja, nema terminala za sat;flip-flop kontroliše sat, samo kada se takt pokrene da uzorkuje trenutni ulaz, generiše izlaz.Naravno, pošto su i zasun i flip-flop logika vremena, izlaz nije povezan samo sa trenutnim ulazom, već i sa prethodnim izlazom.

1. Zasun se pokreće nivoom, a ne sinkronom kontrolom.DFF se pokreće rubom takta i sinhronom kontrolom.

2、Zasun je osjetljiv na ulazni nivo i na njega utiče kašnjenje ožičenja, tako da je teško osigurati da izlaz ne proizvodi neravnine;Manje je vjerovatno da će DFF proizvoditi neravnine.

3, Ako koristite kola gejta za pravljenje zasuna i DFF-a, zasun troši manje resursa kapije od DFF-a, što je superiornije mjesto za zasun od DFF-a.Stoga je integracija korištenja latch-a u ASIC-u veća od DFF-a, ali suprotno vrijedi u FPGA-u, jer u FPGA-u ne postoji standardna latch jedinica, ali postoji DFF jedinica, a LATCH-u je potrebno više od jednog LE-a da bi se realizovao.Zasun se aktivira nivoom, što je ekvivalentno kraju za omogućavanje, a nakon aktivacije (u trenutku omogućavanja nivoa) je ekvivalentno žici, koja se menja sa Izlaz varira sa izlazom.U neomogućenom stanju je održavanje originalnog signala, što se može vidjeti i flip-flop razlika, u stvari, mnogo puta zasun nije zamjena za ff.

4, zasun će postati izuzetno složena statička analiza vremena.

5, trenutno se zasuna koristi samo u krugovima vrlo visoke klase, kao što je intelov P4 CPU.FPGA ima zasunu jedinicu, jedinica registra se može konfigurirati kao jedinica zasuna, u Xilinx v2p priručniku će biti konfigurisana kao jedinica registra/zasuna, dodatak je xilinx dijagram strukture polusreza.Ostali modeli i proizvođači FPGA nisu išli na provjeru.--Osobno, mislim da je xilinx u stanju da se direktno upari sa alterom može biti više problema za nekoliko LE-a, međutim, ne xilinx uređaj, svaki komad može biti tako konfigurisan, jedino alterino DDR sučelje ima posebnu jedinicu za zaključavanje, uglavnom samo brzi krug će se koristiti u dizajnu zasuna.alterin LE nije struktura zasuna, a provjerite sp3 i sp2e, a ostali ne provjerite, u priručniku piše da je ova konfiguracija podržana.Izraz wangdian o altera je ispravan, alterin ff se ne može konfigurirati za latch, koristi tabelu pretraživanja za implementaciju latch.

Opće pravilo dizajna je: izbjegavajte zasun u većini dizajna.to će vam omogućiti da dizajnirate vrijeme je završeno, i vrlo je skriveno, ne-veterani ne mogu pronaći.Zasun najveća opasnost je da ne filtrirate neravnine.Ovo je izuzetno opasno za sljedeći nivo kruga.Stoga, sve dok možete koristiti D flip-flop mjesto, nemojte koristiti bravu.


  • Prethodno:
  • Sljedeći:

  • Napišite svoju poruku ovdje i pošaljite nam je