(Novo i originalno) Na skladištu 3S200A-4FTG256C IC čip XC3S200A-4FTG256C

Atributi proizvoda

 Programabilni niz kapija

 Apolje programabilnih kapija(FPGA) jeintegralno kolodizajniran da ga konfiguriše kupac ili dizajner nakon proizvodnje – otuda i pojamprogramiranje na terenu.FPGA konfiguracija se općenito specificira pomoću ajezik opisa hardvera(HDL), slično onom koji se koristi za anintegrirano kolo specifično za primjenu(ASIC).Dijagrami kolasu ranije korišteni za specifikaciju konfiguracije, ali to je sve rjeđe zbog pojaveautomatizacija elektronskog dizajnaalata.

FPGA sadrže nizprogramabilan logički blokovi, i hijerarhiju rekonfigurabilnih interkonekcija koje omogućavaju da se blokovi spoje zajedno.Logički blokovi se mogu konfigurirati za izvođenje složenihkombinacionih funkcija, ili se ponašajte jednostavnologic gateslikeIiXOR.U većini FPGA, logički blokovi također uključujumemorijski elementi, što može biti jednostavnopapučeili potpunije blokove memorije.^[1]Mnogi FPGA se mogu reprogramirati da implementiraju različitelogičke funkcije, omogućavajući fleksibilnostrekonfigurabilno računarstvokako je izvedeno ukompjuterski softver.

FPGA imaju izuzetnu ulogu uugrađeni sistemrazvoj zbog njihove sposobnosti da započnu razvoj sistemskog softvera istovremeno sa hardverom, omogućavaju simulacije performansi sistema u vrlo ranoj fazi razvoja i omogućavaju različite sistemske probe i iteracije dizajna prije finalizacije arhitekture sistema.^[2]

Istorija[edit]

FPGA industrija je iznikla izprogramabilna memorija samo za čitanje(PROM) iprogramabilni logički uređaji(PLD).PROM i PLD-ovi su imali mogućnost programiranja u serijama u fabrici ili na terenu (programabilno na terenu).^[3]

Alteraosnovan je 1983. godine i isporučio je prvi logički uređaj koji se može reprogramirati u industriji 1984. – EP300 – koji je u pakovanju imao kvarcni prozor koji je omogućavao korisnicima da obasjaju ultraljubičastu lampu na matricu kako bi izbrisaliEPROMćelije koje su držale konfiguraciju uređaja.^[4]

Xilinxproizveo prvi komercijalno održiv programski programniz kapija1985. godine^[3]– XC2064.^[5]XC2064 je imao programabilne kapije i programabilne interkonekcije između kapija, početke nove tehnologije i tržišta.^[6]XC2064 je imao 64 konfigurabilna logička bloka (CLB), sa dva tri ulazatabele pretraživanja(LUTs).^[7]

Godine 1987Centar za mornaričko površinsko ratovanjefinansirao eksperiment koji je predložio Steve Casselman za razvoj kompjutera koji bi implementirao 600.000 reprogramabilnih kapija.Casselman je bio uspješan i patent vezan za sistem izdat je 1992. godine.^[3]

Altera i Xilinx su nastavili bez izazova i brzo su rasli od 1985. do sredine 1990-ih kada su se pojavili konkurenti, nagrizajući značajan dio njihovog tržišnog udjela.Do 1993. Actel (sadaMicrosemi) opsluživao je oko 18 posto tržišta.^[6]

Devedesete su bile period brzog rasta za FPGA, kako u sofisticiranosti kola tako i po obimu proizvodnje.Početkom 1990-ih, FPGA su se prvenstveno koristili utelekomunikacijeiumrežavanje.Do kraja decenije, FPGA su našli svoj put u potrošačkim, automobilskim i industrijskim aplikacijama.^[8]

Do 2013. godine, Altera (31 posto), Actel (10 posto) i Xilinx (36 posto) zajedno su predstavljali otprilike 77 posto tržišta FPGA.^[9]

Kompanije poput Microsofta počele su da koriste FPGA za ubrzanje visokih performansi, računarski intenzivnih sistema (poputdata centrikoji upravljaju svojimBing pretraživač), zbogperformanse po vatuprednost koju pružaju FPGA.^[10]Microsoft je počeo da koristi FPGA zaubrzatiBing je 2014. godine, a 2018. godine počeo da primenjuje FPGA u drugim radnim opterećenjima centara podataka za svojeAzure cloud computingplatforma.^[11]

Sljedeći vremenski okviri ukazuju na napredak u različitim aspektima dizajna FPGA:

Gates

• 1987: 9.000 kapija, Xilinx^[6]
• 1992: 600.000, Odjeljenje za pomorsko površinsko ratovanje^[3]
• Rane 2000-te: milioni^[8]
• 2013: 50 miliona, Xilinx^[12]

Veličina tržišta

• 1985: Prva komercijalna FPGA: Xilinx XC2064^[5][6]
• 1987: 14 miliona dolara^[6]
• c.1993: >385 miliona dolara^{[6][neuspješna verifikacija]}
• 2005: 1,9 milijardi dolara^[13]
• Procjene za 2010: 2,75 milijardi dolara^[13]
• 2013: 5,4 milijarde dolara^[14]
• Procjena za 2020: 9,8 milijardi dolara^[14]

Dizajn počinje

Apočetak dizajnaje novi prilagođeni dizajn za implementaciju na FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Dizajn[edit]

Savremeni FPGA imaju velike resurselogic gatesi RAM blokove za implementaciju složenih digitalnih proračuna.Kako FPGA dizajni koriste vrlo velike I/O brzine i dvosmjerne podatkeautobusi, postaje izazov provjeriti ispravno vrijeme valjanih podataka unutar vremena postavljanja i vremena čekanja.

Podno planiranjeomogućava alokaciju resursa unutar FPGA kako bi se zadovoljila ova vremenska ograničenja.FPGA se mogu koristiti za implementaciju bilo koje logičke funkcije koju anASICmože izvesti.Mogućnost ažuriranja funkcionalnosti nakon isporuke,djelomična rekonfiguracijadijela dizajna^[17]i niski jednokratni inženjerski troškovi u odnosu na ASIC dizajn (bez obzira na generalno veću jediničnu cenu), nude prednosti za mnoge aplikacije.^[1]

Neki FPGA imaju analogne karakteristike pored digitalnih funkcija.Najčešća analogna karakteristika je programabilnabrzina ubijanjana svakom izlaznom pinu, omogućavajući inženjeru da postavi niske stope na lagano opterećene pinove koje bi inačeprsteniliparneprihvatljivo, i postaviti veće stope na jako opterećene pinove na kanalima velike brzine koji bi inače radili presporo.^[18][19]Takođe su uobičajeni kvarc-kristalni oscilatori, oscilatori otpornosti kapacitivnosti na čipu, ifazno zaključane petljesa ugrađenimnaponski kontrolisani oscilatorikoristi se za generisanje i upravljanje taktom, kao i za brzi serijalizator-deserijalizator (SERDES) prenosni takt i oporavak takta prijemnika.Prilično česti su diferencijalnikomparatorina ulaznim pinovima dizajniranim za povezivanjediferencijalna signalizacijakanala.Nekoliko "mešoviti signalFPGA” imaju integrisanu periferijuanalogno-digitalni pretvarači(ADC) idigitalno-analogni pretvarači(DAC) sa blokovima za kondicioniranje analognog signala koji im omogućavaju da rade kao asistem-na-čipu(SoC).^[20]Takvi uređaji zamagljuju granicu između FPGA, koji nosi digitalne jedinice i nule na svom internom programabilnom interkonektivnom tkivu, ianalogni niz koji se može programirati na terenu(FPAA), koji nosi analogne vrijednosti na svom internom programabilnom interkonektivnom tkivu.

Logički blokovi[edit]

Glavni članak:Logički blok

Pojednostavljeni primjer ilustracije logičke ćelije (LUT –Tabela za traženje, FA –Puna zbrajalica, DFF –D-tip flip-flop)

Najčešća FPGA arhitektura se sastoji od nizalogički blokovi(koji se nazivaju konfigurabilni logički blokovi, CLB-ovi ili blokovi logičkog niza, LAB-ovi, ovisno o dobavljaču),I/O jastučići, i kanali za usmjeravanje.^[1]Generalno, svi kanali za usmjeravanje imaju istu širinu (broj žica).Više I/O padova može stati u visinu jednog reda ili širinu jednog stupca u nizu.

“Aplikacioni krug mora biti preslikan u FPGA s adekvatnim resursima.Dok se broj potrebnih CLB/LAB-ova i I/O-ova lako određuje iz dizajna, broj potrebnih staza za rutiranje može značajno varirati čak i među dizajnom s istom količinom logike.(Na primjer, apoprečni prekidačzahtijeva mnogo više rutiranja od asistolni nizsa istim brojem kapija.Budući da neiskorištene staze za usmjeravanje povećavaju cijenu (i smanjuju performanse) dijela bez ikakve koristi, proizvođači FPGA pokušavaju obezbijediti dovoljno staza tako da većina dizajna odgovara u smislutabele pretraživanja(LUT) i I/O mogu bitirouted.Ovo je određeno procjenama kao što su one izvedene izPravilo najmaili eksperimentima s postojećim dizajnom.”^[21]Od 2018.mreža na čipurazvijaju se arhitekture za rutiranje i međusobno povezivanje.^{[potreban citat]}

Općenito, logički blok se sastoji od nekoliko logičkih ćelija (nazvanih ALM, LE, slice itd.).Tipična ćelija se sastoji od LUT-a sa 4 ulaza, afull adder(FA) i aD-tip flip-flop.Oni se mogu podijeliti na dva LUT-a sa 3 ulaza.Unormalan način radaoni se kombinuju u 4-ulazni LUT kroz prvimultiplekser(mux).Uaritmetikamodu, njihovi izlazi se napajaju sabiraču.Odabir moda je programiran u drugi mux.Izlaz može biti bilo kojisinhroniiliasinhroni, u zavisnosti od programiranja trećeg muxa.U praksi, cijeli ili dijelovi zbrajalice supohranjene kao funkcijeu LUT-ove kako bi sačuvaliprostor.^[22][23][24]

Tvrdi blokovi[edit]

Moderne FPGA porodice proširuju gore navedene mogućnosti kako bi uključile funkcionalnost višeg nivoa fiksnu u silicijumu.Ugrađivanje ovih zajedničkih funkcija u kolo smanjuje potrebnu površinu i daje tim funkcijama veću brzinu u usporedbi s njihovom izgradnjom od logičkih primitiva.Primjeri ovih uključujumnožitelji, generičkiDSP blokovi,ugrađeni procesori, velike brzine I/O logike i ugrađeneuspomene.

Viši FPGA uređaji mogu sadržavati veliku brzinumulti-gigabitni primopredajniciitvrda IP jezgrakao što suprocesorska jezgra,Ethernet srednje jedinice za kontrolu pristupa,PCI/PCI Expresskontrolere i kontrolere eksterne memorije.Ove jezgre postoje uz programabilnu tkaninu, ali su izgrađene odtranzistoriumjesto LUT-ova tako da imaju ASIC-nivoperformanseiPotrošnja energijebez trošenja značajne količine resursa tkanine, ostavljajući više tkanine slobodnog za logiku specifičnu za aplikaciju.Multi-gigabitni primopredajnici također sadrže analogna ulazna i izlazna kola visokih performansi zajedno sa brzim serijalizatorima i deserijalizatorima, komponentama koje se ne mogu izgraditi od LUT-ova.Funkcionalnost fizičkog sloja višeg nivoa (PHY) kao što jelinijsko kodiranjemože ili ne mora biti implementiran zajedno sa serijalizatorima i deserijalizatorima u tvrdoj logici, ovisno o FPGA.