LCMXO2-256HC-4TG100C Originalno i novo sa konkurentnom cijenom na zalihama IC dobavljač
Atributi proizvoda
| Pbfree Code | Da |
| Rohs Code | Da |
| Kod životnog ciklusa dijela | Aktivan |
| Ihs Manufacturer | LATTICE SEMICONDUCTOR CORP |
| Šifra pakovanja dijela | QFP |
| Opis paketa | LFQFP, |
| Pin Count | 100 |
| Dosegnite kodeks usklađenosti | usklađen |
| ECCN kod | EAR99 |
| HTS kod | 8542.39.00.01 |
| Samacsys Manufacturer | Lattice Semiconductor |
| Dodatna karakteristika | TAKOĐER RADI NA 3,3 V NOMINALNO NAPAJANJE |
| Kod JESD-30 | S-PQFP-G100 |
| Šifra JESD-609 | e3 |
| Dužina | 14 mm |
| Nivo osjetljivosti na vlagu | 3 |
| Broj namjenskih ulaza | |
| Broj I/O linija | |
| Broj ulaza | 55 |
| Broj izlaza | 55 |
| Broj terminala | 100 |
| Radna temperatura-Maks | 85 °C |
| Radna temperatura-min | |
| Organizacija | 0 NAMJENIH ULAZA, 0 I/O |
| Izlazna funkcija | MIXED |
| Materijal kućišta paketa | PLASTIKA/EPOKSI |
| Šifra paketa | LFQFP |
| Kod ekvivalencije paketa | TQFP100,.63SQ |
| Oblik paketa | SQUARE |
| Package Style | FLATPACK, NISKI PROFIL, FINI KAO |
| Metoda pakovanja | TRAY |
| Maksimalna temperatura povratnog toka (Cel) | 260 |
| Power Supplies | 2,5/3,3 V |
| Programabilni logički tip | FLASH PLD |
| Propagation Delay | 7.36 ns |
| Status kvalifikacije | Nije kvalifikovan |
| Visina sedenja-Maks | 1,6 mm |
| Napon napajanja-Maks | 3.462 V |
| Napon napajanja-min | 2.375 V |
| Napon napajanja-Nom | 2,5 V |
| Surface Mount | DA |
| Temperature Grade | OSTALO |
| Terminal Finish | mat kalaj (Sn) |
| Terminalni obrazac | GULL WING |
| Terminal Pitch | 0,5 mm |
| Terminalna pozicija | QUAD |
| Vrijeme@Peak Reflow Temperatura-Max (s) | 30 |
| Širina | 14 mm |
Uvod u proizvod
Kompleksni programabilni logički uređaj (CPLD) je integrisano kolo (ASIC) specifično za aplikaciju u LSI (integrisano kolo velikih razmera) integrisano kolo).Pogodan je za intenzivnu kontrolu dizajna digitalnog sistema, a njegova kontrola kašnjenja je zgodna.CPLD je jedan od najbrže rastućih uređaja u integriranim kolima.
Komponente CPLD-a
CPLD je složen programibilni logički uređaj velike razmjere i složene strukture, koji pripada rasponu velikihintegrisana kola.
CPLD ima pet glavnih dijelova: blok logičkog niza, makro jedinica, prošireni proizvodni termin, programabilni žičani niz i I/O kontrolni blok.
1. Blok logičkog niza (LAB)
Blok logičkog niza sastoji se od niza od 16 makro ćelija, a više LABS-ova povezanih je zajedno pomoću programabilnog niza (PIA) i globalne magistrale
2. Makro jedinica
Makro jedinica u seriji MAX7000 sastoji se od tri funkcionalna bloka: logičkog niza, matrice za odabir proizvoda i programabilnog registra.
3. Produženi rok trajanja proizvoda
Jedan termin proizvoda svake makro ćelije može se obrnuto poslati nazad u logičku matricu.
4. Programabilni žičani niz PIA
Svaki LAB se može povezati da formira potrebnu logiku preko programabilnog žičanog niza.Ova globalna magistrala je programabilni kanal koji može povezati bilo koji izvor signala u uređaju sa njegovim odredištem.
5. I/O kontrolni blok
I/O kontrolni blok omogućava da se svaki I/O pin pojedinačno konfiguriše za ulaz/izlaz i dvosmjerni rad.
Poređenje CPLD i FPGA
Iako obojeFPGAiCPLDsu programabilni ASIC uređaji i imaju mnogo zajedničkih karakteristika, zbog razlika u strukturi CPLD i FPGA, imaju svoje karakteristike:
1.CPLD je pogodniji za dovršavanje različitih algoritama i kombinatorne logike, a FP GA je pogodniji za dovršavanje sekvencijalne logike.Drugim riječima, FPGA je pogodniji za flip-flop bogatu strukturu, dok je CPLD pogodniji za flip-flop ograničenu strukturu i strukturu bogatu terminom proizvoda.
2. Kontinuirana struktura rutiranja CPLD-a određuje da je njegovo vremensko kašnjenje ujednačeno i predvidljivo, dok segmentirana struktura rutiranja FPGA određuje njegovu nepredvidljivost kašnjenja.
3.FPGA ima veću fleksibilnost od CPLD u programiranju.CPLD se programira modifikacijom logičke funkcije pomoću fiksnog internog spojnog kola, dok se FPGA programira promjenom ožičenja interne veze.FP GA se može programirati pod logičkom kapijom, dok se CPLD programira pod logičkim blokom.
4. Integracija FPGA je veća nego kod CPLD-a i ima složeniju strukturu ožičenja i logičku implementaciju.
5.CPLD je praktičniji za korištenje od FPGA.CPLD programiranje koristeći E2PROM ili FASTFLASH tehnologiju, bez eksternog memorijskog čipa, jednostavan za korištenje.Međutim, programske informacije FPGA moraju biti pohranjene u vanjskoj memoriji, a način korištenja je komplikovan.
6. CPLDS su brži od FPgas-a i imaju veću vremensku predvidljivost.To je zato što su FPG-ovi programiranje na nivou kapije i distribuirane interkonekcije su usvojene između CLBS-a, dok su CPLDS programiranje na nivou logičkih blokova i međusobne veze između njihovih logičkih blokova su objedinjene.
7. Na način programiranja, CPLD je uglavnom baziran na programiranju E2PROM ili FLASH memorije, programira se do 10.000 puta, prednost je u tome što se prilikom isključivanja sistema informacije o programiranju ne gube.CPLD se može podijeliti u dvije kategorije: programiranje na programatoru i programiranje na sistemu.Većina FPGA je zasnovana na SRAM programiranju, informacije o programiranju se gube kada se sistem isključi, a programski podaci se moraju zapisati nazad u SRAM izvan uređaja svaki put kada se uključi.Njegova prednost je u tome što se može programirati u bilo koje vrijeme, a može se brzo programirati u radu, kako bi se postigla dinamička konfiguracija na nivou ploče i sistema.
8．CPLD povjerljivost je dobra, FPGA povjerljivost je loša.
9. Općenito, potrošnja energije CPLD-a je veća od potrošnje FPGA, a što je veći stupanj integracije, to je očigledniji.
