order_bg

proizvodi

Novi originalni XC18V04VQG44C Spot Stock FPGA programibilni logički IC čip integrirani krugovi

Kratki opis:


Detalji o proizvodu

Oznake proizvoda

Atributi proizvoda

TYPE OPIS
Kategorija Integrisana kola (IC)

Memorija

Konfiguracija Proms za FPGA

Proiz AMD Xilinx
Serije -
Paket Tray
Status proizvoda Zastarelo
Programabilni tip U sistemu koji se može programirati
Veličina memorije 4Mb
Napon – napajanje 3V ~ 3.6V
Radna temperatura 0°C ~ 70°C
Vrsta montaže Surface Mount
Paket / Case 44-TQFP
Paket uređaja dobavljača 44-VQFP (10×10)
Osnovni broj proizvoda XC18V04

Dokumenti i mediji

VRSTA RESURSA VEZA
Datasheets XC18V00 serija
Informacije o životnoj sredini Xiliinx RoHS Cert

Xilinx REACH211 Cert

PCN zastarelost/EOL Više uređaja 01.06.2015

Višestruki uređaj EOL Rev3 9/Maj/2016

Kraj života 10/JAN/2022

Promjena statusa PCN dijela Dijelovi ponovo aktivirani 25.04.2016
HTML list sa podacima XC18V00 serija

Klasifikacije okoliša i izvoza

ATTRIBUTE OPIS
RoHS status ROHS3 Compliant
Nivo osjetljivosti na vlagu (MSL) 3 (168 sati)
REACH status REACH nije pogođen
ECCN 3A991B1B1
HTSUS 8542.32.0071

Dodatni resursi

ATTRIBUTE OPIS
Standard Package 160

Xilinx Memorija – Konfiguracijski programi za FPGA

Xilinx predstavlja XC18V00 seriju PROM programabilnih konfiguracija u sistemu (Slika 1).Uređaji u ovoj porodici 3.3V uključuju 4-megabit, 2-megabit, 1-megabit i 512-kilobitni PROM koji pružaju jednostavan za korištenje, isplativ metod za reprogramiranje i pohranjivanje tokova bitova Xilinx FPGA konfiguracije.

Kada je FPGA u Master Serial modu, generira konfiguracijski sat koji pokreće PROM.Kratko vrijeme pristupa nakon što su CE i OE omogućeni, podaci su dostupni na pinu PROM DATA (D0) koji je povezan na FPGA DIN pin.Novi podaci su dostupni kratko vrijeme pristupa nakon svake rastuće ivice sata.FPGA generiše odgovarajući broj impulsa takta za završetak konfiguracije.Kada je FPGA u Slave Serial modu, PROM i FPGA se taktiraju vanjskim taktom.

Kada je FPGA u režimu Master Select MAP, FPGA generiše konfiguracioni sat koji pokreće PROM.Kada je FPGA u Slave Parallel ili Slave Select MAP modu, eksterni oscilator generiše konfiguracioni sat koji pokreće PROM i FPGA.Nakon što su CE i OE omogućeni, podaci su dostupni na PROM DATA (D0-D7) pinovima.Novi podaci su dostupni kratko vrijeme pristupa nakon svake rastuće ivice sata.Podaci se taktiraju u FPGA na sljedećoj rastućoj ivici CCLK-a.Oscilator koji slobodno radi može se koristiti u režimima Slave Parallel ili Slave Select MAP.

Više uređaja se može kaskadno povezati korištenjem CEO izlaza za upravljanje CE ulazom sljedećeg uređaja.Ulazi sata i DATA izlazi svih PROM-ova u ovom lancu su međusobno povezani.Svi uređaji su kompatibilni i mogu se povezati s drugim članovima porodice ili sa XC17V00 jednokratno programabilnom serijskom PROM porodicom.


  • Prethodno:
  • Sljedeći:

  • Napišite svoju poruku ovdje i pošaljite nam je