XC2C256-7TQG144C QFP144 xilinx čipovi 1.8V Ulazno-izlazna količina 118 FLASH PLD IC elektronski

Atributi proizvoda

Prijavite grešku u informacijama o proizvodu

Pogledaj slično

Dokumenti i mediji

Klasifikacije okoliša i izvoza

 Kompleksni programabilni logički uređaj (CPLD) je logički uređaj sa potpuno programabilnim AND/OR nizovima i makroćelijama.Makroćelije su glavni gradivni blokovi CPLD-a, koji sadrže složene logičke operacije i logiku za implementaciju disjunktivnih izraza normalnog oblika.AND/OR nizovi se potpuno mogu reprogramirati i odgovorni su za izvođenje različitih logičkih funkcija.Makroćelije se također mogu definirati kao funkcionalni blokovi odgovorni za izvođenje sekvencijalne ili kombinatorne logike.

 Kompleksni programabilni logički uređaj je inovativan proizvod u poređenju sa ranijim logičkim uređajima kao što su programabilni logički nizovi (PLA) i programibilni logički nizovi (PAL).Raniji logički uređaji nisu bili programabilni, pa je logika izgrađena kombinovanjem više logičkih čipova zajedno.CPLD ima složenost između PAL-ova i polja programabilnih vrata (FPGA).Takođe ima arhitektonske karakteristike i PAL-a i FPGA-a.Glavna arhitektonska razlika između CPLD-a i FPGA-a je u tome što su FPGA-i zasnovani na tabelama traženja, dok su CPLD-ovi zasnovani na sea-of-gates-u.

Zajedničke karakteristike CPLD i FPGA su da oba imaju veliki broj kapija i fleksibilne odredbe za logiku.Dok zajedničke karakteristike između CPLD-a i PAL-a uključuju nepromjenjivu konfiguracijsku memoriju.CPLD su lideri na tržištu programabilnih logičkih uređaja, koji imaju višestruke prednosti kao što su napredno programiranje, niska cijena, nepostojanost i jednostavna upotreba.

 Asloženi programibilni logički uređaj(CPLD) jeprogramabilni logički uređajsa složenošću između onog odPALsiFPGA, i arhitektonske karakteristike oba.Glavni građevinski blok CPLD-a je amakroćelija, koji sadrži implementaciju logikedisjunktivni normalni oblikizraze i specijalizovanije logičke operacije.

Karakteristike[edit]

Neke od CPLD karakteristika su zajedničke saPALs:

• Nestalna konfiguraciona memorija.Za razliku od mnogih FPGA, eksterna konfiguracijaROMnije potrebno, a CPLD može funkcionisati odmah po pokretanju sistema.
• Za mnoge stare CPLD uređaje, rutiranje ograničava većinu logičkih blokova da imaju ulazne i izlazne signale povezane na eksterne pinove, smanjujući mogućnosti za interno skladištenje stanja i duboko slojevitu logiku.Ovo obično nije faktor za veće CPLD-ove i novije CPLD porodice proizvoda.

Ostale karakteristike su zajedničke saFPGA:

• Dostupan veliki broj kapija.CPLD-ovi obično imaju ekvivalent hiljada do desetina hiljadalogic gates, što omogućava implementaciju umjereno komplikovanih uređaja za obradu podataka.PAL obično imaju najviše nekoliko stotina ekvivalenata kapije, dok se FPGA obično kreću od desetina hiljada do nekoliko miliona.
• Neke odredbe za logiku su fleksibilnije odzbir proizvodaizraze, uključujući komplicirane povratne puteve između makro ćelija i specijaliziranu logiku za implementaciju različitih često korištenih funkcija, kao što sucijeli broj aritmetika.

Najuočljivija razlika između velikog CPLD-a i malog FPGA-a je prisustvo nepromjenjive memorije na čipu u CPLD-u, što omogućava da se CPLD-ovi koriste za “boot loader” prije predaje upravljanja drugim uređajima koji nemaju svoju trajnu pohranu programa.Dobar primjer je gdje se CPLD koristi za učitavanje konfiguracijskih podataka za FPGA iz nepromjenjive memorije.^[1]

razlike[edit]

CPLD-ovi su bili evolucijski korak od čak i manjih uređaja koji su im prethodili,PLAs(prvo poslano odSignetika), iPALs.Ovima su zauzvrat prethodilistandardna logikaproizvode, koji nisu nudili programabilnost i koji su se koristili za izgradnju logičkih funkcija fizičkim spajanjem nekoliko standardnih logičkih čipova (ili stotina njih) zajedno (obično sa ožičenjem na štampanoj ploči ili pločama, ali ponekad, posebno za izradu prototipa, koristećižičani omotožičenje).

Glavna razlika između FPGA i CPLD arhitekture uređaja je u tome što su CPLD-ovi interno zasnovanitabele za traženje(LUT) dok koriste FPGAlogički blokovi.