10AX115H2F34E2SG FPGA Arria® 10 GX porodica 1150000 ćelija 20nm tehnologija 0.9V 1152-pin FC-FBGA
Tehničke specifikacije proizvoda
| EU RoHS | Compliant |
| ECCN (SAD) | 3A991 |
| Status dijela | Aktivan |
| HTS | 8542.39.00.01 |
| SVHC | Da |
| SVHC prelazi prag | Da |
| Automotive | No |
| PPAP | No |
| Prezime | Arria® 10 GX |
| Procesna tehnologija | 20nm |
| Korisnički I/Os | 504 |
| Broj registara | 1708800 |
| Radni napon napajanja (V) | 0.9 |
| Logic Elements | 1150000 |
| Broj množitelja | 3036 (18x19) |
| Tip memorije programa | SRAM |
| Ugrađena memorija (Kbit) | 54260 |
| Ukupan broj blok RAM-a | 2713 |
| EMACs | 3 |
| Logičke jedinice uređaja | 1150000 |
| Broj uređaja DLL/PLL | 32 |
| Kanali primopredajnika | 96 |
| Brzina primopredajnika (Gbps) | 17.4 |
| Namjenski DSP | 1518 |
| PCIe | 4 |
| Programabilnost | Da |
| Podrška za reprogramiranje | Da |
| Zaštita od kopiranja | Da |
| Programibilnost unutar sistema | Da |
| Speed Grade | 2 |
| Single-Ended I/O standardi | LVTTL|LVCMOS |
| Interfejs eksterne memorije | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| Minimalni radni napon napajanja (V) | 0,87 |
| Maksimalni radni napon napajanja (V) | 0,93 |
| I/O napon (V) | 1,2|1,25|1,35|1,5|1,8|2,5|3 |
| Minimalna radna temperatura (°C) | 0 |
| Maksimalna radna temperatura (°C) | 100 |
| Temperaturni razred dobavljača | Prošireno |
| Trgovačko ime | Arria |
| Montaža | Surface Mount |
| Visina paketa | 2.95 |
| Širina paketa | 35 |
| Dužina paketa | 35 |
| PCB promijenjen | 1152 |
| Standardni naziv paketa | BGA |
| Paket dobavljača | FC-FBGA |
| Pin Count | 1152 |
| Lead Shape | Lopta |
Razlika i odnos između FPGA i CPLD
1. Definicija i karakteristike FPGA
FPGAusvaja novi koncept pod nazivom Logic Cell Array (LCA) i Configurable Logic Block (CLB) i Input Output (IOB) Block and Interconnect.Konfigurabilni logički modul je osnovna jedinica za realizaciju korisničke funkcije, koja se obično slaže u niz i širi cijeli čip.Ulazno-izlazni modul IOB dovršava interfejs između logike na čipu i eksternog pina paketa, i obično je raspoređen oko niza čipova.Unutrašnje ožičenje se sastoji od različitih dužina segmenata žice i nekih programabilnih sklopki za povezivanje, koje povezuju različite programabilne logičke blokove ili I/O blokove da formiraju kolo sa specifičnom funkcijom.
Osnovne karakteristike FPGA su:
- Koristeći FPGA za dizajniranje ASIC kola, korisnici ne moraju projektirati proizvodnju, mogu dobiti odgovarajući čip;
- FPGA se može koristiti kao pilot uzorak drugih potpuno prilagođenih ili polu-prilagođenihASIC kola;
- Postoji mnogo okidača i I/O pinova u FPGA;
- FPGA je jedan od uređaja sa najkraćim ciklusom dizajna, najnižim troškovima razvoja i najmanjim rizikom u ASIC krugu.
- FPGA usvaja CHMOS proces velike brzine, nisku potrošnju energije i može biti kompatibilan sa CMOS i TTL nivoima.
2, CPLD definicija i karakteristike
CPLDse uglavnom sastoji od programabilne logičke makro ćelije (LMC) oko središta programabilne jedinice matrice međusobne veze, u kojoj je LMC logička struktura složenija i ima složenu strukturu interkonekcije I/O jedinice, koju korisnik može generirati prema potrebe specifične strukture kola, da se dovrše određene funkcije.Budući da su logički blokovi međusobno povezani metalnim žicama fiksne dužine u CPLD-u, dizajnirano logičko kolo ima vremensku predvidljivost i izbjegava nedostatak nepotpunog predviđanja vremena segmentirane strukture interkonekcije.Do 1990-ih, CPLD se brže razvijao, ne samo sa karakteristikama električnog brisanja, već i sa naprednim funkcijama kao što su skeniranje ivica i onlajn programiranje.
Karakteristike CPLD programiranja su sljedeće:
- Logički i memorijski resursi su u izobilju (Cypress De1ta 39K200 ima više od 480 Kb RAM-a);
- Fleksibilni vremenski model sa redundantnim resursima rutiranja;
- Fleksibilan za promjenu pin izlaza;
- Može se instalirati na sistem i reprogramirati;
- Veliki broj I/O jedinica;
3. Razlike i veze između FPGA i CPLD
CPLD je skraćenica složenog programabilnog logičkog uređaja, FPGA je skraćenica polja programabilnih vrata, funkcija je u osnovi ista, ali princip implementacije je malo drugačiji, tako da ponekad možemo zanemariti razliku između njih, zajedno naziva se programibilnim logičkim uređajem ili CPLD/FPGA.Postoji nekoliko kompanija koje proizvode CPLD/FPGA, tri najveće su ALTERA,XILINX i LAT-TICE.Kombinatorna logička funkcija CPLD dekompozicije je vrlo jaka, makro jedinica može razložiti desetak ili čak više od 20-30 kombinatornih logičkih ulaza.Međutim, LUT FPGA može upravljati samo kombinacijskom logikom od 4 ulaza, tako da je CPLD pogodan za dizajniranje složene kombinacijske logike kao što je dekodiranje.Međutim, proizvodni proces FPGA određuje da je broj LUT-ova i okidača sadržanih u FPGA čipu vrlo velik, često hiljade hiljada, CPLD općenito može postići samo 512 logičkih jedinica, a ako se cijena čipa podijeli s brojem logičkih jedinica. jedinica, prosječni trošak logičke jedinice FPGA je mnogo niži od CPLD-a.Dakle, ako se u dizajnu koristi veliki broj okidača, kao što je dizajniranje složene vremenske logike, onda je korištenje FPGA dobar izbor.
Iako su i FPGA i CPLD programibilni ASIC uređaji i imaju mnogo zajedničkih karakteristika, zbog razlika u strukturi CPLD i FPGA, oni imaju svoje karakteristike:
- CPLD je pogodniji za dovršavanje različitih algoritama i kombinatorne logike, a FPGA je pogodniji za dovršavanje sekvencijalne logike.Drugim riječima, FPGA je pogodniji za flip-flop bogatu strukturu, dok je CPLD pogodniji za flip-flop ograničenu strukturu i strukturu bogatu terminom proizvoda.
- Kontinuirana struktura rutiranja CPLD-a određuje da je njegovo vremensko kašnjenje uniformno i predvidljivo, dok segmentirana struktura rutiranja FPGA određuje da je njegovo kašnjenje nepredvidivo.
- FPGA ima veću fleksibilnost od CPLD u programiranju.
- CPLD se programira modificiranjem logičke funkcije fiksnog internog kola, dok se FPGA programira promjenom ožičenja interne veze.
- Fpgas se može programirati pod logičkim vratima, dok se CPLDS programiraju pod logičkim blokovima.
- FPGA je integrisaniji od CPLD-a i ima složeniju strukturu ožičenja i logičku implementaciju.
Općenito, potrošnja energije CPLD-a je veća od one kod FPGA, a što je veći stepen integracije, to je očiglednije.
